#### PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-288500

(43) Date of publication of application: 01.11.1996

(51)Int.CI.

H01L 29/06 H01L 21/266 H01L 21/82 H01L 27/00 H01L 21/8222 H01L 27/06 H01L 21/8224 H01L 27/082 H01L 27/108 H01L 21/8242 H01L 29/43 H01L 29/872 H01L 21/331 H01L 29/73 H01L 29/74 H01L 29/78 H01L 29/861

(21)Application number : 07-094770

(71)Applicant: HITACHI LTD

(22)Date of filing: 20.04.1995 (72)Inventor: KAWASE DAISUKE


**KOZONO YUZO** YAO TSUTOMU **INOUE HIRONORI** ONO TOSHIYUKI **IWASAKI TAKAYUKI** 


### (54) SILICON CARBIDE SEMICONDUCTOR ELEMENT AND ITS MANUFACTURE AND USE

(57)Abstract: PURPOSE: To provide a high-breakdown-strength,

of a p-type or n-type region in a p-n junction wherein a distance from an end point of a parallel part to a point which intersects a surface is larger than a vertical distance from the end point to the surface. CONSTITUTION: In a planar p-n junction, an n-type SiC epitaxial film 22 is formed on an n-type SiC board 21 and heat treatment is carried out in vacuum atmosphere after deposition of Ni 27 and Al 26 to n-type and p-type as an electrode through each process. In a cross sectional contour of a p-type or n-type region in the pn junction, a distance from an end point of a parallel part to a point intersecting a surface is larger than a vertical distance from an end point to a surface. According to this cross sectional contour, field concentration at a junction end part is relaxed and a high-breakdownstrength, planar p-n junction of silicon carbide structure can be realized.

planar p-n junction by providing a cross section contour





#### LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

### (12)公開特許公報 (A)

(11)特許出願公開番号

特開平8-288500

(43)公開日 平成8年(1996)11月1日


(51) Int. C I. 6 H 0 1 L	29/06 21/266 21/82 27/00 21/8222	識別記号 301 未請求 請求	庁内整理番号 項の数 2 5	를 O L	FI HOIL	29/06 27/00 21/265 21/82 27/06	301 101 (全1	B M A D 9頁)	技術表示 最終頁に	
(21)出願番号	特願	頁平7-94770			(71)出願人		108 社日立製作	作祈		
(22) 出願日	平成7年 (1995) 4月20日				(72)発明者	東京都	千代田区	弋田区神田駿河台四丁目6番地		
						茨城県	日立市大 立製作所		厂目1番1号 所内	株式
					(72) 発明者	茨城県	日立市大		丁目1番1号	株式
					(72)発明者	八尾			丁目1番1号	株式
					(7.4) 华丽(	会社日	立製作所	日立研究的		
					(74)代理人 —————	、	: 小川 .	M分分 	最終頁に	2続く

#### (54) 【発明の名称】炭化珪素半導体素子とその製造法及び用途

#### (57)【要約】

【目的】高耐圧のプレーナー型p-n接合を有する炭化 珪素半導体素子とその形成方法を提供する。

【構成】プレーナー型p-n接合を有する炭化珪素半導体素子のプレーナー型p-n接合の端部を電界集中を緩和した薄型偏平形状にした。ホトレジスト膜のマスクとイオン注入マスク膜との特定の密着性処理後に $SiO_2$ 膜の等方エッチングによって形成されたイオン注入マスクを通してイオン注入p-n接合を形成した。



2

#### 【特許請求の範囲】

【請求項1】プレーナー型p-n接合を有する炭化珪素 半導体素子において、前記p-n接合におけるp領域又 はn領域の断面形状が平行部の端点から表面までの垂直 距離より前記端点から表面に交わる点までの距離が大き い形状を有することを特徴とする炭化珪素半導体素子。

1

【請求項2】プレーナー型p-n接合を有する炭化珪素 半導体素子において、前記p-n接合におけるp領域又 はn領域の断面形状はその端部が平行部の端点から表面 までの垂直距離より小さい曲率を有する曲線で形成され 10 ていることを特徴とする炭化珪素半導体素子。

【請求項3】プレーナー型p-n接合を有する炭化珪素 半導体素子において、前記p-n接合におけるp領域又 はn領域の断面形状は平行部の端点から表面に交わる表 面とのなす内角が $20\sim40$ 度であることを特徴とする 炭化珪素半導体素子。

【請求項4】請求項1~3のいずれかにおいて、前記p - n接合における平面形状が球形, 楕円形若しくは角部 に曲線を有した方形であることを特徴とした炭化珪素半 導体素子。

【請求項5】請求項1~4のいずれかにおいて、前記p - n接合における表面側と接合底部側とで不純物濃度が 異なることを特徴とした炭化珪素半導体素子。

【請求項6】請求項 $1\sim5$ のいずれかにおいて、前記プレーナー型p-n接合の外周部に請求項 $1\sim3$ ,5のいずれかに記載した炭化珪素半導体のプレーナー型p-n接合のうち輪状の炭化珪素半導体のプレーナー型p-n接合を少なくとも1つ具備したことを特徴とする炭化珪素半導体素子。

【請求項7】請求項 $1 \sim 6$  のいずれかにおいて、n型のドーパントが窒素,p型のドーパントがアルミニウム及びボロンの1つ以上を用いた炭化珪素半導体素子。

【請求項8】請求項1~7に記載した炭化珪素半導体素子を具備したことを特徴とするダイオード。

【請求項9】 n型の導電性を示す炭化珪素支持体上に前記支持体よりも低い不純物濃度を持つn型の導電型の炭化珪素半導体上に、平面構造が球形, 楕円形若しくは角部に曲線を有した方形である金属のショットキー電極と前記ショットキー接合の端面に請求項1~3のいずれかの断面形状を有するp-n接合を有し、炭化珪素表面においてショットキー接合界面が前記p-n接合界面に挟まれるようにしたことを特徴とする炭化珪素半導体ショットキーダイオード。

【請求項10】請求項9において、ショットキー接合端面に具備したプレーナー型p-n接合の周囲に輪状のプレーナー型p-n接合を少なくとも1つ具備したことを特徴とする炭化珪素半導体ショットキーダイオード。

【請求項11】 n型の導電性を示す炭化珪素支持体上に 前記支持体よりも低い不純物濃度を持つn型の導電型の 炭化珪素半導体上に、平面構造が球形, 楕円形若しくは 50 角部に曲線を有した方形である金属のオーミック電極と前記オーミック接合の端面に請求項1~3のいずれかに示した断面形状を有するp-n接合を有し、炭化珪素表面においてオーミック接合界面が前記p-n接合界面に挟まれるようにしたことを特徴とする静電誘導型炭化珪素半導体静電誘導型ダイオード。

【請求項12】請求項11において、オーミック接合端面に具備したプレーナー型p-n接合の周囲に輸状の炭化珪素半導体のプレーナー型p-n接合を1つ以上具備したことを特徴とする炭化珪素半導体静電誘導型ダイオード。

【請求項13】請求項 $1\sim7$ のいずれかに記載したプレーナー型p-n接合を具備したことを特徴とするトランジスタ。

【請求項14】 n型の導電性を示す炭化珪素半導体支持体上に前記支持体よりも低い不純物濃度を持つn型の導電型の炭化珪素半導体に請求項1~5のいずれかに記載したp-n接合を2つ以上具備し、前記炭化珪素半導体上かつ前記プレーナー型接合の間にソース電極としてのオーミック電極を具備し、前記プレーナー接合部の表面にゲート電極としてオーミック電極を具備し、前記炭化珪素半導体支持体上にドレイン電極としてのオーミック電極を具備したことを特徴とした炭化珪素半導体電界効果型トランジスタ。

【請求項15】請求項14において、ソース電極とn型 炭化珪半導体との間に前記n型炭化珪素半導体よりキャ リア濃度の高いn型炭化珪素半導体層を具備したことを 特徴とした炭化珪素半導体電界効果型トランジスタ。

【請求項16】請求項14において、キャリア濃度の高30 いn型炭化珪素半導体キャリア濃度の低い炭化珪素半導体の間にp型の炭化珪素半導体を具備したことを特徴とする炭化珪素半導体電界効果型トランジスタ。

【請求項17】請求項14~16のいずれかにおいて、 ソース電極とゲート電極の間に絶縁体を具備したことを 特徴とした炭化珪素半導体電界効果型トランジスタ。

【請求項18】 n型の導電性を示す炭化珪素半導体支持体上に前記支持体よりも低い不純物濃度を持つn型の導電型の炭化珪素半導体に請求項1~5のいずれかに記載した炭化珪素半導体プレーナー型p-n接合を1つ以上具備し、かつ前記プレーナー接合表面にn型炭化珪素部を具備し前記n型炭化珪素半導体と前記プレーナー部と前記n型半導体部を覆うゲート絶縁膜を具備し、前記n型炭化珪素部上にソース電極を具備し、前記n型炭化珪素素部上にソース電極を具備し、前記n型炭化珪素支持体上にドレイン電極を具備したことを特徴とする炭化珪素MOS型電界誘導電型トランジスタ。

【請求項19】請求項 $1\sim7$ のいずれかに記載した炭化 珪素半導体のプレーナー型p-n接合を具備したことを 特徴とするサイリスタ。

0 【請求項20】請求項8~10のいずれかに記載した半

導体素子を用いたことを特徴とする電気回路。

【請求項21】請求項1~7のいずれかに記載した炭化 珪素半導体素子を製造する製造法において、プレーナー 型p-n接合をイオン注入法により形成することを特徴 とした炭化珪素半導体素子の製造法。

【請求項22】プレーナー型p-n接合を有する炭化珪 素半導体素子の製造法において、イオン注入の際に被注 入試料の温度を400~2000℃に加熱することを特 徴とした炭化珪素半導体素子の製造法。

【請求項23】請求項12又は13に記載した炭化珪素 10 半導体素子の製造法において、前記プレーナー型p-n 接合に際してテーパを有するSiO₂膜をイオン注入マ スクを用いて形成することを特徴とした炭化珪素半導体 素子の製造法。

【請求項24】請求項14において、前記イオン注入マ スクをジシラザンガス中で短時間処理した後等方性エッ チングにより形成することを特徴とした炭化珪素半導体 素子の製造法。

【請求項25】 n型炭化珪素基板上にプレーナー型pn接合を有する炭化珪素半導体素子の製造法において、 前記基板上にn型炭化珪素エピタキシャル膜を形成する 工程,該エピタキシャル膜上にイオン注入マスクとなる セラミックス材よりなるイオン注入マスク材を形成する 工程、該マスク材形成後該マスク材と該マスク材上に形 成されるレジスト膜との密着性を高める特定の雰囲気中 での加熱処理する工程、前記マスク材上に前記イオン注 入マスクのマスクとなる前記レジスト膜を形成する工 程、前記レジスト膜のマスクを通して前記セラミックス 材を等方エッチングし前記イオン注入マスクを形成する 工程及び前記イオン注入マスクを通して前記エピタキシ ャル膜にイオン注入する工程を有することを特徴とする 炭化珪素半導体素子の製造法。

#### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明は新規な炭化珪素プレーナ -型p-n接合の構造を有する炭化珪素半導体素子およ び形成方法とその用途に関するものである。

#### [0002]

【従来の技術】炭化珪素(SiC)には多くの結晶系が存 在し、結晶構造により2.3乃至3.0エレクトロンボル トの禁制帯幅を有する。また、SiCは熱的、化学的及 び機械的に極めて安定でワイドギャップ半導体としては めずらしくp型、n型共に安定に存在する材料である。 SiCのドーパントはp型についてはアルミ(Al), ボロン(B), n型に関しては窒素(N)が知られてい るが不純物拡散係数が極めて小さく不純物ドーピングに 熱拡散プロセスを用いることが困難であり、イオン注入 法が用いられている。従って、SiC単結晶にイオン注 入により不純物ドーピングを行い作成された素子は大電

の他種々の電子技術分野への応用が期待される。

【0003】炭化珪素を半導体素子に用いた公知例とし て特開平2-264475号公報, 特開平5-259443号公報及び 特開平6-151860 号公報等で知られている。

#### [0004]

【発明が解決しようとする課題】SiCはその物性から 高耐圧パワーデバイスへの適用が期待されているが、パ ワーデバイスにおいては電界の集中を緩和する耐圧構造 が必要不可欠である。特に、プレーナー型p-n接合は 多くのパワーデバイスにおいて必要不可欠である。Si パワーデバイスのプレーナー型p-n接合においては拡 散窓を用いた熱拡散プロセスにより形成される接合端部 の曲率により電界の集中を緩和している。一方、SiC はSiの約10倍の電界のもとで用いられると共に、不 純物拡散係数が極めて小さいためにSiとは異なるSi C特有の耐圧構造、およびその形成プロセスが必要であ る。

【0005】本発明の目的は高耐圧プレーナー型p-n 接合を有する高耐圧炭化珪素半導体デバイス、および高 20 耐圧プレーナー型p-n接合形成方法及びその用途を提 供することにある。

#### [0006]

【課題を解決するための手段】本発明は、プレーナー型 p-n接合を有する炭化珪素半導体素子において、前記 p-n接合におけるp領域又はn領域の断面形状が平行 部の端点から表面までの垂直距離より前記端点から表面 に交わる点までの距離が大きい形状を有することを特徴 とする炭化珪素半導体素子にある。

【0007】また、本発明は、プレーナー型p-n接合 を有する炭化珪素半導体素子において、前記p-n接合 におけるp領域又はn領域の断面形状はその端部が平行 部の端点から表面までの垂直距離より小さい曲率を有す る曲線で形成されていることを特徴とする炭化珪素半導 体素子にある。

【0008】更に、本発明は、プレーナー型p-n接合 を有する炭化珪素半導体素子において、前記p-n接合 におけるp領域又はn領域の断面形状は平行部の端点か ら表面に交わる表面とのなす内角が20~40度である ことを特徴とする炭化珪素半導体素子にある。

【0009】即ち、本発明は上述の問題に鑑み、高耐圧 プレーナー型p-n接合を形成するために接合端部にお けるp-n接合界面の断面形状が、表面との平行部の端 点と表面との平行部の端点から表面に垂直に降ろした点 との距離より表面との平行部の端点と表面に垂直に降ろ した点から接合界面が表面と交わる点の距離が大きいこ とを特徴とした炭化珪素半導体のプレーナー型p-n接 合のうち、表面との平行部の端点での表面との平行部の 端点と接合界面が表面と交わる点を結ぶ曲線と表面との 平行部が滑らかに接続していることを特徴とする断面形 力用素子,高温用素子,対放射線素子,光電変換素子そ 50 状であることにより接合端部での電界集中を緩和するこ

とを特徴とした炭化珪素半導体プレーナー型p-n接合 構造である。接合端部におけるp-n接合界面の断面形 状において表面との平行部の端点と接合界面が表面と交 わる点が1種以上の曲線で結ばれている。または1種以 上の曲線および1種以上の直線で結ばれていてもよい。 このときプレーナー型p-n接合の平面形状を球形, 楕 円形若しくは角部に曲線を有した方形とすることにより 電界の集中を緩和できる。プレーナー型p-n接合にお いて表面側と接合底部側とで不純物濃度を適当に分配す るとさらに高耐圧が得られる。炭化珪素半導体のプレー ナー型p-n接合の外周部に輪上の炭化珪素半導体のプ レーナー型p-n接合を少なくとも1つ以上具備するこ とにより、より電界集中を緩和できる。また、SiCは 不純物拡散係数が極めて小さく熱拡散プロセスが適用不 可能であるが、上記の耐圧構造はイオン注入法によって のみ形成可能である。イオン注入の際テーパを具備した マスクを用いてイオン注入することにより上記の耐圧構 造が形成可能である。マスクを等方性エッチングにより 形成することによりマスクのテーパの形状が制御可能で あり、イオン注入により形成されたプレーナー構造はマ スクのテーパの形状を反映する。イオン注入マスクのテ ーパはイオン注入マスク材とイオン注入マスクのエッチ ングマスクの密着性を制御する、または、イオン注入マ スクとイオン注入マスクのエッチングマスクとの間の密 着層を制御することにより等方性エッチングによるサイ ドエッチングの効果を変化させ制御できる。イオン注入 の際に被注入試料の温度を400乃至2000℃に加熱 すると接合部の残留欠陥が減少することにより耐圧が向 上する。これらの炭化珪素半導体プレーナー型p-n接 合はn型のドーパントとして窒素、p型のドーパントと してアルミ、ボロンの片方若しくは両方を用いて形成す る。また、上記の炭化珪素半導体プレーナー型p-n接 合は電界の集中を緩和し理想絶縁破壊電界に近い値に相 当する耐圧を有する。よって、本発明による炭化珪素半 導体プレーナー型p-n接合を具備したダイオード.ト ランジスタおよびサイリスタ等の炭化珪素半導体素子お よびこれらの素子を具備した電気回路は高耐圧、かつ低 抵抗であり、高温においても安定した特性を示す。炭化 珪素半導体はショットキー接合により高耐圧が得られる ことが知られているがショットキー電極と炭化珪素半導 体の接合のみではショットキー電極端部に電界が集中し 理想絶縁破壊電圧の70%ほどしか得られない。本発明 によるプレーナー構造をショットキー電極端部に具備し たショットキーダイオードは電界の集中を緩和し高耐圧 が得られる。また、ショットキー接合は熱電子放出過程 により原理的に高温でのリーク電流が大きくなる。しか し、前記ショットキーダイオードにおいて逆バイアス時 にp-n接合界面からドリフト領域へ拡がる空乏層によ り電流をピンチオフする構造とすると高温でのリーク電

ダイオードのショットキー電極をオーミック電極とし空 乏層によるピンチオフのみによって逆阻止を行う静電誘 導型のダイオードはオン抵抗が低くなる。また、炭化珪 素半導体はその物性を活かしたデバイスとして各種トラ ンジスタも有効である。MOS型トランジスタにおいて はn型ドリフト層とチャネルを形成するp型層の接合界 面を本発明によるプレーナー型構造とすることにより高 耐圧が得られると共にプレーナー深さを浅くすることが 可能であるのでドリフト長が短くなりオン抵抗の低下の 効果もある。しかし、SiC/SiO2界面によるチャ ネルの移動度は低く全体のオン抵抗が高くなりMOS型 トランジスタは炭化珪素の物性を活かしたデバイス構造 であるとは言い難い。MOS型トランジスタが界面の物 性制御が重要であるのに対して一方、静電誘導型トラン ジスタはバルクの性質が現れるので炭化珪素の優れた物 性を活かすために適したデバイス構造である。パワーデ バイスとしての静電誘導型トランジスタとしてはn型の 導電性を有するドリフト層とドリフト層中へ拡がる空乏 層を制御するp型層の接合を具備するが本発明によるプ レーナー型接合構造を用いることによりp-n接合に逆 バイアスをかけた時の電界集中を避けることが可能であ り高耐圧が実現できる。また、プレーナー深さを浅くす ることが可能であるのでドリフト長が短くなりオン抵抗 の低下の効果もある。

#### [0010]

20

【作用】プレーナー型p-n接合端部におけるp-n及 接合界面の断面形状を、表面との平行部の端点と表面と の平行部の端点から表面に垂直に降ろした点との距離よ り表面との平行部の端点と表面に垂直に降ろした点から 接合界面が表面と交わる点の距離が大きいことを特徴と した炭化珪素半導体のプレーナー型p-n接合のうち、 表面との平行部の端点での表面との平行部の端点と接合 界面が表面と交わる点を結ぶ曲線と表面との平行部が滑 らかに接続していることを特徴とする断面形状とするこ とにより接合端部での電界集中を緩和され高耐圧炭化珪 素半導体プレーナー型p-n接合構造が実現できた。接 合端部におけるp-n接合界面の断面形状において表面 との平行部の端点と接合界面が表面と交わる点が1種以 上の曲線で結ばれている、または1種以上の曲線および 1種以上の直線で結ばれていても良好な絶縁破壊電圧が 得られた。このときプレーナー型p-n型接合の平面形 状を球形、楕円形若しくは角部に曲線を有した方形とす ることにより電界の集中を緩和できた。プレーナー型p - n接合において表面側と接合底部側とで不純物濃度を 適当に分配するとさらに高耐圧が得られた。炭化珪素半 導体のプレーナー型p-n接合の外周部に輪上の炭化珪 素半導体のプレーナー型p-n接合を少なくとも1つ以 上具備することにより、より電界集中を緩和できた。ま た、SiCは不純物拡散係数が極めて小さく熱拡散プロセ 流の増大を防ぐことができる。また、前記ショットキー 50 スが適用不可能であるが、上記の耐圧構造はイオン注入

法によってのみ形成可能である。イオン注入の際テーパ を具備したマスクを用いてイオン注入することにより上 記の耐圧構造が形成可能であった。マスクを等方性エッ チングにより形成することによりマスクのテーパの形状 が制御可能であり、イオン注入により形成されたプレー ナー構造はマスクのテーパの形状を反映した。イオン注 入マスクのテーパはイオン注入マスク材とイオン注入マ スクのエッチングマスクの密着性を制御する、または、 イオン注入マスクとイオン注入マスクのエッチングマス クとの間の密着層を制御することにより等方性エッチン グによるサイドエッチングの効果を変化させ制御でき た。イオン注入の際に被注入試料の温度を400乃至2 000℃に加熱すると接合部の残留欠陥が減少すること により耐圧が向上した。これらの炭化珪素半導体プレー ナー型p-n接合はn型のドーパントとして窒素,p型 のドーパントとしてアルミ、ボロンの片方若しくは両方 を用いて形成できた。また、上記の炭化珪素半導体プレ ーナー型p-n接合を具備したダイオード, トランジス タおよびサイリスタ等の炭化珪素半導体素子およびこれ らの素子を具備した電気回路は高耐圧、かつ低抵抗であ り、高温においても安定した特性を示した。本発明によ るプレーナー構造をショットキー電極端部に具備したシ ョットキーダイオードは電界集中緩和により高耐圧の、 また、逆バイアス時の空乏層による電流のピンチオフに より高温でのリーク電流の低減が可能であった。また、 前記ショットキーダイオードのショットキー電極をオー ミック電極とし空乏層によるピンチオフのみによって逆 阻止を行う静電誘導型のダイオードはオン抵抗が低くな った。また、炭化珪素半導体はその物性を活かしたデバ イスとして各種トランジスタも有効であるが、MOS型 トランジスタにおいてはn型のドリフト層とチャネルを 形成するp型層の接合界面を本発明によるプレーナー型 構造とすることにより高耐圧が得られると共にプレーナ 一深さを浅くすることが可能であるのでチャネル長が短 くなりオン抵抗の低下の効果があった。パワーデバイス としての静電誘導型トランジスタとしてはn型の導電性 を有するドリフト層とドリフト層中へ拡がる空乏層を制 御するp型層の接合を具備するが本発明のプレーナー型 接合構造による電界集中緩和により高耐圧が実現でき た。プレーナー深さを浅くすることが可能であるのでド 40 リフト長が短くなりオン抵抗の低下の効果があった。

#### [0011]

#### 【実施例】

(実施例1)図1は炭化珪素半導体プレーナー型p-n 接合の製造工程を示すフロー図である。

【0012】厚さ300μmのn型SiC基板21(n 型キャリア濃度 3×10<sup>18</sup>/cm<sup>3</sup>) 上にシラン及びプロ パンガスによりn型SiCエピタキシャル膜22(n型 キャリア濃度 1×10<sup>16</sup>/cm<sup>3</sup>, 厚さ20μm) を形成し (a)、その上にスパッタ法により厚さ2μmのSiO

2 膜23をイオン注入マスクとして積層させた(b)。 その後150℃の恒温層中でジシラザンガスを30sec から 10min の間流しSiO2上にレジスト膜24との 密着層を形成した(密着処理)。その後(c)に示すよ うにスピンコートによりレジストを塗布後フォトプロセ スにより直径 1 2 0 μmの円形のプレーナー接合パター ンを形成し、次いで(d)に示すようにフッ素水溶液に よりSiO₂を等方性エッチングした。

【0013】図2にSiO2イオン注入マスクの端部の 10 形状の密着処理時間によるSiО₂膜のエッチングによ る形状の変化を示す。フッ酸水溶液によるエッチングは 等方的であるが密着処理時間を少なくすることによりレ ジスト膜24とSiO<sub>2</sub>膜23との密着性が弱くSiO 2 膜23のイオン注入マスク端部のテーパ角を小さくす ることができる。

【0014】図3はSiO2膜のエッチング処理後の密 着処理時間と基板21に対するSiO2膜の図1aの角 度との関係を示す線図である。図2に示すように密着処 理時間を長くすることによってSiО₂膜端部での角度 は徐々に大きくなり、5分以上の密着処理時間によって SiО₂膜の等方性のあるエッチングとなる。 5 秒の処 理で約23°,10秒の処理で26.5°,30秒で約 33°,1分で約36°となる。

【0015】次に、有機溶媒によりレジストを除去した 後、図leに示すようにイオン注入を行った。イオン注 入条件は、イオン種AI,加速電圧30~750ke V, ドーズ量 5 × 1 0 <sup>15</sup>cm<sup>2</sup>, 注入時の試料温度 1 0 0 0℃とした。図4にSiCとSiO2へのAl注入の射 影飛程と加速電圧の関係を示す。SiC,SiO2とも に同等の射影飛程である。

【0016】図5に膜厚100nmのSiO2を通して SiCにAlを加速電圧100keVでドーズ量1×1 0 <sup>14</sup>/cm<sup>2</sup> 注入した際のSIMSによる深さ方向の不純 物濃度分布を示す。SiО₂の分だけSiCへの注入が 浅くなっている。図6に示すようにイオン注入により形 成された注入層のプレーナー型断面構造はイオン注入マ スク63の形状を反映する。イオン注入マスク63の前 述と同様の基板に対する角度は約28°であり、イオン 注入によって形成される注入領域の断面の基板面に対す る角度も同様に等方でない横方向に長いものが得られ る。従って、イオン注入によって約1μmの深さに注入 した注入領域はその端部における傾斜部分の長さ(a) は深さ方向の厚さ(b) に対し約1.9 倍と大きく、特 に1.3~2.0倍とするのが好ましい。従って、イオン 注入マスクの基板面に対する角度を23~40°、より 好ましくは27~38°が好ましい。

【0017】フッ酸水溶液によりSiO2イオン注入マ スク63を除去した後にイオン注入後Ar雰囲気中で1 400℃. 30min 結晶性回復のための熱処理を行っ 50 た。熱処理の際の拡散による不純物プロファイルの変化

20

電極81の前に形成される。

は少なかった。1200℃、ウェットで3時間熱酸化を 行った後にSiO<sub>2</sub>を0.2μm積層しパッシベーション 28を形成した(図1f)。フッ酸水溶液によりSiO 2 を一部除去した後に電極としてn型, p型にそれぞれ ニッケル (Ni) 27, Al26を蒸着後真空雰囲気 中、1000℃で10min 熱処理を行った(図1g)。 【0018】図7は密着処理時間を変化させたときの各 プレーナー接合の絶縁破壊電圧を示す。密着処理時間が 短い方が絶縁破壊電圧が高いのは接合端部形状による電 界集中緩和の効果であり理想絶縁破壊電圧の約90%で あった。注入深さは約1μmである。特に、1分以内で 密着処理したものは88%以上の耐圧を示すことが分 る。従って、密着処理時間としては10秒~1分のもの が好ましく(より好ましくは $0.2 \sim 0.8$ 分)、イオン 注入領域の端部での傾斜は基板面に対する角度は26° から38°が好ましい。その結果、耐圧の上限として9 5%のものを得ることができる。

【0019】(実施例2)図8は、本発明によるプレー ナー型p-n接合を有するショットキーダイオード10 が例示されている。ショットキーダイオード10は10 ~15ミル(0.254~0.381mm)の厚さのn+6  $H-\alpha$ 炭化珪素からなるn型SiC基板21からなる。 基板21は順方向に高い導電率(低い抵抗)を備えるよ うn+ドープされている。基板21は窒素によって2× 10<sup>18</sup>キャリア/cm<sup>3</sup> あるいはそれ以上の濃度にドープ されることが好ましい。好ましくは $10~30~\mu m$ 、よ り好ましくは  $15\sim20\mu$ mの厚さの  $6H-\alpha$ 炭化珪素 の軽くドープされたn型SiCエピタキシャル膜22が モノシランとプロパンガスを用いて熱CVDによって基 板21の上に形成されている。この軽くドープされた層 30 はショットキーダイオードの高い逆ブレークダウン電圧 を与え、かつ10<sup>15</sup>~5×10<sup>16</sup>キャリア/cm<sup>3</sup> あるい はそれより少ない濃度でドープされている。窒素はたと えリンあるいは他のドーパントが使用できても好ましい ドーパントである。n型SiCエピタキシャル膜22は 化学蒸着あるいは他の既知のエピタキシャル技術により 形成できる。5×10<sup>16</sup>より少ないキャリア濃度を達成 するために、窒素ドーパントが付加される必要は無い。 窒素は化学蒸着の間にある程度 6 Η – α 炭化珪素に自然 に組み入れられるからである。

【0020】ショットキーダイオード10はまた基板2 1の裏側にオーム生成接触を有するNiオーミック電極 27を含んでいる。たとえタンタルの珪化物、ニッケ ル,金,金/タンタルあるいは他の合金のような他の通 常の接触材料が使用でき、オーム性接触が4000~5 000Åのニッケルであることが好ましい。Niオーミ ック電極27は後に高温(例えば1000℃)アニール が続くスパッタリング、蒸着あるいは他の通常の技術に より堆積できる。当業者にとって、高温アニールにより Niオーミック電極27が好ましくはAuショットキー

【0021】金又は白金を含むAuショットキー電極8 lがn型SiCエピタキシャル膜22の上に形成されて いる。図8に示されていないが白金の少なくとも一部分 が例えば600℃で15分アニーリングすることにより 白金珪化物に変換される。白金珪化物層は800℃以上 の温度の安定な高性能ショットキー接触を形成する。白 金含有層は2000Å以下の厚さであることが好まし く、かつ例えば蒸着を用いて堆積され、かつ例えばマス ク蒸着パターン化される。金又は白金珪化物変換プロセ スはn型SiCエピタキシャル膜22の一部分を消費す る。炭化珪素消費を低減あるいは除去するために、金又 は白金珪化物が一元構造を形成するよう直接堆積されか つアニールされよう。金又は白金と珪素の交互層がまた 堆積され、かつ交互層を珪化物に変換するためにアニー

10

【0022】図8に記載されたように製造されたショッ トキーダイオードはβ炭化珪素ダイオード上の白金に比 べて改善されたダイオード特性を与える。本発明により 形成されたダイオードは3.2×10 $^3\Omega$ /cm $^2$  より少な い高い順方向抵抗を有している。それらは10V以下の 逆電圧に対し典型的に測定可能なレベル以下である逆電 流とブレークダウン電圧以下の逆電圧に対して1×10 -6A以下である逆電流を示している。1×10<sup>16</sup>キャリ ア/cm³ のn型SiCエピタキシャル膜22のキャリア ドーパントレベルに対して約-950 Vのブレークダウ ン電圧がまた示されている。

【0023】また、図8に示すように、Auショットキ 一電極81の周辺に断面は実施例1と同じであるガード リングが2重の構造を有している。p型6H炭化珪素の リングであるガードリングによって構成されるイオン注 入域25は、約1μmの厚さに形成され、コロナ効果に よりショットキーダイオードに永久的損傷を生じるショ ットキーダイオードの周辺の周りのマイクロプラズマの 形成を妨げる。p型ガードリングはショットキー接合が 雪崩効果を生じる前にブレークダウンしかつショットキ 一接触のブレークダウンを妨げるpn接合を形成する。 ガードリングはガードリングとn型SiCエピタキシャ ル膜22との間に形成されたpn接合がショットキーダ 40 イオードのブレークダウン電圧に逆バイアスされるよう なレベルにドープされている。ガードリングは1017~ 10<sup>18</sup>キャリア/cm<sup>3</sup>のドーピング濃度でアルミニウム あるいはホウ素によりドープされ、好ましくは 0.2 ~ 1μmの深さに注入される。Auショットキー電極 81 の形成の前に高温イオン注入により形成されるようにリ ングパターンは二酸化珪素、窒化珪素および/または多 結晶珪素のマスク層で形成され、かつイオンはマスクの リングを通して注入される。注入の後で、マスクの除去 の後でガードリングが表面に見えかつAuショットキー 電極81がそこに整列されるように注入マスクの除去に

より絶縁される。

先立って浅いエッチが行われる。

【0024】本実施例におけるガードリングは内側とその外側で同時に実施例 1 と同様に形成される。ガードリングのp + 領域はその表面に形成したS i  $O_2$  イオン注入マスク膜を通してイオン注入することによって得られる。S i  $O_2$  イオン注入マスク膜は実施例 1 と同様にジシラザンガス中 1 50  $\mathbb C$  にて 3 0 秒間加熱する密着処理を施した後、ホトレジスト膜を介して等方性エッチングを施すことによって形成される。その結果、本実施例におけるガードリング端部の基板面に対する角度が約 3 3  $\mathbb C$  (深さに対する長さが約  $\mathbb C$  3.5 倍)となり、理想耐圧の約  $\mathbb C$  0.9 2 の高い耐圧が得られる。

【0025】イオン注入領域が2つ以上あるとショット キー電極端での電界集中の緩和の効果が大きい。p型の ドーパントにはA1、またはBが用いられる。注入深さ は $1 \sim 0.2 \mu m$ の範囲である。キャリア濃度は最低で も逆バイアス時に注入域で空乏層がパンチスルーしない 程度必要であり、設計耐圧つまり注入深さ及びエピタキ シャル層厚さ、濃度による。また、注入域の幅はエピタ キシャル層のキャリア濃度にもよるが典型的にはおよそ  $6 \mu \text{m}$ である。また、注入域の間隔は約 $6 \mu \text{m}$ である。 エピタキシャル層側表面に熱酸化とこれに続くスパッタ 法により厚さ1.2μm のSiO2膜23を形成する。 次に、支持体側にNiオーミック電極27を形成する。 真空蒸着によりNiを200nm成膜し真空中1000 ℃で5分熱処理を行いオーミック接触をとる。エピタキ シャル層上にショットキー電極を端部にpーn接合を具 備するように形成する。ショットキー電極にはAu,P t 等が用いられマスク蒸着により形成される。ショット キー電極は直径10~200μmである。

【0026】以上のようにして作製された本発明によるプレーナー型p-nを具備したショットキーダイオードはp-n接合によるショットキー電極端部のガードリングの効果により理想絶縁破壊電圧に近い耐圧と優れた高温特性を有する。

【0027】(実施例3)図9は本発明によるプレーナー型p-n接合を具備した静電誘導型トランジスタの断面図である。キャリア濃度が $2\times10^{18}/cm^3$ 以上である単結晶n型6 H-S i C 支持体2 1 上に形成した厚さ1 0 $\sim$ 30  $\mu$ m, キャリア濃度が $1\times10^{15}\sim5\times10^{16}/cm^3$  のn型S i C エピタキシャル膜 2 2 に実施例 1 に示した断面形状を有したp型イオン注入域を形成する。p型のドーパントにはA 1、またはBが用いられる。注入深さは $1\sim0.2~\mu$ mの範囲である。キャリア濃度は最低でも逆バイアス時に注入域で空乏層がバンチスルーしない程度必要であり、設計耐圧つまり注入深さ及びエピタキシャル層厚さ,濃度による、注入域の間隔は1 0  $\mu$ m以下である。注入域の間隔は狭いほど耐圧が高くなるので最小値はデザインルールによる。しかし、注入域間隔が狭くなると電流経路が狭くなりオン抵抗が高くな

12

【0029】 (実施例4)図10に本実施例に係るプレ ーナー型p-n接合を具備した電界効果型絶縁ゲート型 半導体装置の構造を示してある。本装置はキャリア濃度 2×10<sup>18</sup>/cm<sup>3</sup>以上である単結晶n型6H-SiCを 主たる半導体材料として構成されており、先ず、ドレイ ン電極が裏面に接続されるn型SiC基板21の表面に エピタキシャル成長させた厚さ 10~20μm, キャリ ア濃度 I 0 15~5×1 0 16/cm³ のn型SiCエピタキ シャル膜22が形成され、その上に断面形状が実施例1 と同じp型イオン注入域が設けられている。ゲート電極 Gには多結晶Siまたは多結晶SiCを用いる。さら に、ゲート電極端部を等方性エッチングすることにより 実施例1と同様のSiO2イオン注入マスクを用い高濃 度n型炭化珪素半導体9lをp型注入層中に形成する。 高濃度n型層はキャリア濃度が2×1018/cm3以上で あることが望ましい。ソース、ドレイン電極にはNiを 真空蒸着した後に1000℃で5分熱処理を行いオーミ ック接触を得たものを用いた。高濃度n型炭化珪素半導 体91は楕円形の長径が短径に対して1.5 倍であり、 高耐圧を有するものである。

【0030】本実施例においてもp型イオン注入域 25及び高濃度 n型炭化珪素半導体 91を実施例 2と同様の密着処理を施した  $SiO_2$  膜を用いて等方エッチングしたイオン注入マスクを通して形成することにより従来の

シリコン基板の10分の1以下のより微細な素子が得ら れるとともに優れた耐圧が得られるものである。

【0031】 (実施例5) 図11は炭化珪素半導体素子 を用いたバイポーラパワートランジスタのチップ構造を 示すものである。図のプレーナー型はガードリングと酸 化膜により耐圧の確保と接合の保護がなされており、主 に樹脂封止形やモジュール形に採用される。また、本実 施例は増幅段のトランジスタと主トランジスタが1つの チップ内に構造されたいわゆるダーリントン構造であ り、小さなベース電流で大電流を制御できる利点があ る。また、スイッチング時間の短縮を目的として、エミ ッタやベースをメッシュ構造とし、よりいっそうの微細 化を図ることができる。本実施例においても、実施例1 と同様にp層及びAl電極部のn+ 領域を形成すること により優れた特性が得られるものである。

【0032】(実施例6)図12は炭化珪素半導体素子 を用い、前述と同様イオン注入n+層を形成したパワー MOSFETのチップ構造である。図に示すようなU溝または V溝をもつもの(U-MOS,V-MOS)やプレーナ -2重イオン注入構造をもつもの(D-MOS)があ る。ゲートに正の電圧を印加するとゲートに対向したp 層部分にチャネルが形成され、このチャネルを通してド - レインからソースに電流が流れる。ゲート電圧を零また は負とするとチャネルは消え、n層内に空乏層が形成さ れてオフ状態に戻る。

【0033】このようにMOSFETは多数キャリア制御デバ イスであるので、バイポーラトランジスタのような少数 キャリアの蓄積が起こらない。従って、数十~200k Hzの高周波動作が可能である。更にMOSFETは、オン抵 抗の温度係数が正のため電流集中が起こりにくく安全動 作領域が広い、電圧制御素子であるので駆動電力が小さ い特長を有する。

【0034】 (実施例7) 図13は炭化珪素半導体素子 を用い、前述と同様にイオン注入n+層を形成した絶縁 ゲートバイポーラモードトランジスタ (IGBT: Insu lated GateBipolar mode Transistor)のチップ構造であ る。図に示すようにパワーMOSFETのドレイン側にp層を 追加した構造を有する。IGBTはMOSゲートのため 駆動電力が小さく、高速スイッチングが可能、高耐圧高 電流密度が可能などの特長を有している。一方、大電流 領域ではpnpnのサイリスタ構造部分がラッチし制御 能力を失う場合があるので、過電流保護など回路が設け るのが好ましい。

【0035】(実施例8)図14は炭化珪素半導体素子 を用い、前述と同様の製法によって得たパワーモジュー ルの全体構造である。

【0036】パワーモジュールは複数個の電力用半導体 チップを特定の回路に構成し1つのパッケージに組み込 んだものである。現在、ダイオード、サイリスタ、GT O,トランジスタなどのチップを用いた各種の電圧・電 50 の炉に送り、p-基板上に単結晶SiCを析出,成長さ

14

流・回路構成のものがある。図に示すように、バイポー ラパワートランジスタモジュールにおける半導体チップ はセラミックスなどで絶縁されて銅基板にろう付けされ る。熱はこのセラミックスと銅基板を通して放熱され る。外部回路への結線は上部のねじ端子で行われる。こ のようにパワーモジュールは集積形の電力用半導体であ り、かつ取扱いがきわめて容易であるという特長を有す る。

【0037】(実施例9)図15は炭化珪素半導体素子 10 を用い、前述と同様の製法によって得たバイポーラ集積 回路の基本素子断面構造である。

【0038】バイポーラ集積回路は、バイポーラトラン ジスタを中心に抵抗,ダイオード,容量などを1チップ 上に集積して構成される。(i)高速・高周波動作が可 能、(ii) 高性能アナログ回路設計が容易、(iii) 電流 駆動能力が大で、配線や負荷寄生容量の速度への影響が 少ない、などの利点がある。これらを活かし、VTR, TVをはじめとする各種用途の増幅器・発振器・変復調 器などを集積したアナログ(リニア)LSIと、大形計 20 算機などに使われる超高速メモリ,超高速論理回路など を集積した高速ディジタルLSIに適用される。また、 | チップ上にアナログ回路とディジタル回路を共存させ たアナログ/ディジタル共存LSIがVTRなどに適用 される。これにはディジタル回路を I <sup>2</sup>L 素子で作る方 式が用いられる。

【0039】図に示すように各種の基本素子を1チップ に集積したものである。各素子はn型エピタキシャル層 内に形成され、p型素子間分離領域で互いに分離されて おり、p-n接合分離構造と呼ばれている。n+ 埋込層 は、n型エピタキシャル層の引出し電極の抵抗を低減し ている。以下、各素子を説明する。

【0040】(i)ショットキーグランドトランジス タ:コレクターベース間にショットキーダイオードを挿 入し、コレクターベース間の飽和を防いで高速化を図っ たもの [図 1 6 (a)], (ii) I<sup>2</sup>L : 横形p n p トラ ンジスタと縦形npnトランジスタを含み、両者のp層 (B端子)とn層(E端子)をそれぞれ共通化して一体 形成した素子〔図16(b)および図19に示すインバー タ回路を形成する高密度論理素子〕,(iii)電力用パワ ートランジスタ:大電流が平均して流れるよう、平面パ ターンに工夫がなされている〔図 1 6 (c)〕、などがあ る。

【0041】 (a) n+ 埋込層:図15でp- 基板上に n型エピタキシャル層を堆積する前に、所望の箇所に高 濃度のn+ 層を拡散形成する。コレクタやベースの直列 抵抗が低減される。

【0042】(b)エピタキシャル層:シランガス(S i H₄ ,SiС₄ など),プロパンガス(C₃H₃)など をキャリアガス(H₂)とともに900℃~1100℃

せて作る。

【0043】(c)素子間分離:大別して二とおりあ る。(i) 第一はp-n接合分離といってp-n接合を 常時逆バイアスし、これによる絶縁状態を利用して素子 を周囲と分離する構造(図 15, 図 16)。(ii) 第二は 誘電体分離といって、SiO2で素子間を分離するLO COS分離(図17), U形やV形の深溝を掘ってこれ をポリSiなどで充填するトレンチアイソレーションな どがある。いずれも寄生容量が小さく高速化に適してい

【0044】(d)自己整合素子の構造:寄生部分を極 力除去して高性能化をねらったもので、図17(a)に 示すSST構造では外部ベースがエミッタ周囲に自己整 合的に形成されている。更にこの考えを追求した図 17 (b) のSICOSなどの素子が提案されている。

【0045】バイポーラトランジスタの高利得増幅作用 を利用し、抵抗、ダイオード、ショットキーダイオー ド, 容量などを組み合わせて構成する。 増幅回路・発振 回路・変復調回路・制御回路などを集積し、音響帯/映 像帯/高周波帯などの各用途に使われている。応用はV 20 TR、TV、オーディオ,冷蔵庫,エアコン,カメラ,\*

\*端末用ディスプレイ,フロッピィディスク,自動車な ど、広く民生/産業用電子機器に及んでいる。図18に 集積化されたVTR信号系回路システムの構成例(3チ ップ構成)を示す。

16

【0046】スイッチング動作を利用する集積回路は図 19のようにTTL (TransistorTransistor Logic), STTL (Shottky TTL), ECL (Emitter Coupled Logic), NTL (Non-Threshold Logic), I2L (Integ rated Injection Logic)がある。中速,汎用にはTT

L, STTLが用いられ、高速用途にはECLが用いら れる。また、高速で低消費電力の回路としてNTLがあ る。これらの高速ディジタル回路を用いて、1000~ 10000ゲート規模のゲートアレイLSIは大形計算 機に使用する。

【0047】また、I<sup>2</sup>L 回路は若干低速ながら、低消 費電力でMOSに近い高集積密度が実現できるため、バ イポーラ形超LSIに用いる。表1にこれらの回路の基 本的な性能を示す。

[0048]

【表1】

回路形式	集積密度	伝搬遅延時間	電力遅延時間	電源電圧	マスク数
	(ゲート/m²)	(ns/ゲート)	(PJ/ゲート)	(V)	(枚)
TTL	~20	~10	10~100	4~8	7
STTL	50~200	1~3	0.5~50	4~8	7
ECL	30~100	0.1~1	0.3~30	-3~-5	7
NTL	30~100	0.1~0.6	0.1~1 -3~-5		7
l <sup>2</sup> L	120~500	1~10	0.1~0.5	0.5~1.5	4

【0049】図18はアナログ回路とディジタル回路を 1チップ上に集積させたVTRの色信号処理LSIの回 路システム図に示すように、アナログ/ディジタル回路 間に多くの信号伝達があり、両者を混在して集積化させ たものである。バイポーラ集積回路でこれを実現するも のとして、ディジタル回路を I<sup>2</sup>L で構成する方式であ る。低コストで製造でき、高性能アナログ回路が集積で きる特徴があり、VTRのほか、TV, オーディオ, カメ ラ. ディスク駆動装置など広い分野で使用することがで きる。

【0050】 (実施例10) 本実施例は炭化珪素半導体 素子を用い、前述と同様の製法によって得たMOS集積 回路について説明する。

【0051】MOS集積回路はバイポーラ集積回路と比 較して低速ではあるが高集積であり、VLSIの基本素 子構造である。その特徴は以下の通りである。

【0052】(i) MOSトランジスタは高入力抵抗の 素子である。このため、論理回路の出力負荷数(ファン 50 てPMOS、NMOS、CMOS、Bi-CMOS(Bip

アウト)が大きくとれる。また、電荷が蓄積できる効果 を利用したダイナミック形の回路が構成できる。

【0053】 (ii) MOSトランジスタは双方向性のス イッチ動作を行うことができる。

【0054】 (iii) MOSトランジスタのしきい値電圧 はイオン打込みにより、正から負の値まで自由に制御で きる。このため、回路構成の自由度が大きい。しかし、 40 反面、バイポーラトランジスタのベースーエミッタ電圧

(VBE) と比較すると制御性が若干良くない。

【0055】(iv) MOSトランジスタは自己分離構造 となっているために、特別なアイソレーションがいら ず、高集積である。このために、歩留りもバイポーラー Cに比較すると高い。

【0056】(v)相互コンダクタンス,電流駆動能力 はバイポーラトランジスタに比較すると劣る。

【0057】MOS集積回路として単結晶基板を用いた バルクMOSがある。また、使用するトランジスタとし

20

olar C M O S ) がある。また、回路の形式からはE/E (Enhancement/Enhancement)形、E/D (Enhancement/Depletion) 形、C M O S (Complementary M O S), B i — C M O S がある。

【0058】以上のうちで、4つのMOS-ICの構造を図20に、また、その回路図を3入力のNORについて図21に示す。これらの特徴を示すと以下のようになる。

(a) PMOS, E/E形は I 種類のMOSトランジスタで構成される。電卓用LSIに用いることができる。しかし、負荷MOSトランジスタにより電圧損失が生じ、駆動のため I O V以上の電源が必要なことと、pMOSトランジスタはチャネル部を流れるホールの移動度が低く若止低速である。

【0059】(b) NMOS, E/D形としてnMOS トランジスタはpMOSトランジタに比較してチャネル 部を流れる電子の移動度が大きく、高速動作できる。回 路構成としては、E/E形の回路も使用され、特にダイ ナミック形のメモリではクロックを負荷のゲートに加え た回路によるE/E形がある。一方で、マイクロプロセ ッサ,スタティック形メモリ,ROM (Read Only Memo ry), EPROM (ErasableProgrammable ROM)がE/D形 の回路である。この回路では負荷MOSトランジスタに は、窒素をチャネルに打ち込んで負のしきい値電圧をも たせたノーマリオン形のものである。このため負荷のゲ ートはソースに接続でき、電圧損失のない回路が構成で きる。また、しきい値電圧を-2~-3 Vに設定するこ とにより駆動MOSと負荷MOSのチャネルコンダクタ ンス比、すなわちトランジスタの平面寸法比が小さい回 路が構成できる。このため5V単一電源で使用されるデ ィジタルLSIに有効である。

【0060】(c) CMOSはpMOSトランジスタと nMOSトランジスタを相補的に接続して回路を構成したものである。このため、ディジタル回路では、入力が高レベル,低レベルいずれの状態でも、どちらかのトランジスタがオフ状態となり、きわめて低消費電力の回路が構成される。CMOSは回路あたりのトランジスタ数が増大するが、論理LSI、メモリともに、アレイ状の構造で回路を構成することが多くなり、nMOSのアレイ部とCMOSのランダム論理、周辺回路を組み合わせることによって全体として高集積で低消費電力化する。また、CMOSは、ディジタル応用及びアナログ応用に使用する。

【0061】(d) Bi-CMOSは電流駆動能力が高く、高利得の増幅器を構成できる。このバイポーラトランジスタとCMOSを組み合わせたBi-CMOSは素子構造,回路構成ともにCMOSより更に複雑化するが、高い性能が得られる。

【0062】炭化珪素半導体素子を用いたBi-CMO る。一方、SRAMは、同図(b)に示すように交差結 SデバイスとしてバイポーラトランジスタとMOSFETを同 50 合したフリップフロップ形のメモリセルにより構成され

18

ーチップ上に形成した構造を図22に示す。図(a)の構造は作りやすいがバイポーラトランジスタのコレクタが基板と共通であるため、利用できる回路に制限がある。図(b)の構造はバイポーラトランジスタのコレクタが基板から分離されているので、使用回路の制限はないが、コレクタ抵抗が大きいなど、バイポーラトランジスタの性能がバイポーラのみを集積した場合に比べやや劣る。図(c)の構造は、バイポーラトランジスタ,MOSFETともに、それぞれのLSIで用いられ、製造方法は10 やや複雑である。しかし、デバイス特性は、バイポーラLSI、CMOSLSI それぞれのデバイス特性に劣らぬ特性が得られる。

【0063】炭化珪素半導体素子を用いたBi-CMOS基本回路としてバイポーラトランジスタ、PMOS、NMOSFETを同一チップ上で自由に組み合わせができ、低消費電力で、高い駆動能力をもつBi-CMOS複合回路が実現できる。その代表的な回路をCMOS回路と比較して図23に示す。これら回路を最小加工寸法1μmのプロセス技術によって製作した場合の遅延時間と負荷容量との関係を調らべると、このBi-CMOS複合回路の負荷駆動能力は同一面積のCMOS回路と比べ約5倍大きく、また、負荷容量が1pFの場合では、約2倍の高速性能が得られる。このような高速性能をメモリしSIに適用して高速化を図ることができる。

【0064】(実施例11)本実施例はメモリに前述と同様の製法によって得た例を示すものである。

【0065】集積回路は集積規模を大きくすることによりシステムの機能向上および小形化が図れる。そのため、あらゆる種類のICが大規模集積化の方向のなかで、最も大規模集積化されるのがメモリとマイクロプロセッサである。メモリ(MOSダイナミックRAM、略してDRAM)64MビットのRAMの超LSIを構成する部品数は約2億個である。マイクロプロセッサもほぼ同様な割合で大規模化され32ビットマイクロコンピュータの構成トランジスタ数は約40万個である。メモリLSIとしては高速指向のバイボーラメモリと大容量指向のMOSメモリがある。

【0066】ランダムアクセス形のMOSメモリ(Rand om Access Memory、略してRAM)には、ダイナミック形(DRAM)とスタティック形(SRAM)とがある。各RAMの代表的なメモリセル回路図を図24に示す。図(a)はDRAMメモリセルであり、メモリセル内のキャパシタに情報電荷を蓄える形式のセルである。キャパシタのリーク電流を補うために周期的に再書込み(リフレッシュ)を行う必要があるため、ダイナミック形メモリと称される。DRAMは、メモリセルを構成する素子は1個のMOSFETと1個のキャパシタの2個のみなので高集積化に適しており、低価格・低消費電力である。一方、SRAMは、同図(b)に示すように交差結合したフリップスロップ形のメモリセルにより機能され

ており、リフレッシュ動作が不要で使いやすく、また高 速である反面、構成素子数が多いためDRAMに比べ集 積度は低く、同一レベルの製造技術を用いた場合集積度 は約1/4程度である。

【0067】これらのメモリの大規模化は微細加工技術 によるものである。例えば、DRAMの1ギガビットといっ た大容量化には、ナノサイズの微細加工技術が用いられ る。そのため、微細トランジスタでは耐圧低下が生じる が、高不純物濃度のドレイン領域の周辺に低濃度のドレ ed Drain)構造がある。また、電源電圧は外部的には5 Vだが、チップ内で降圧して微細トランジスタで構成さ れた回路部分を低電圧で動作させる構成とする。以下、 これらのメモリのうち、特に大規模化に適するDRAM の構造について述べる。

【0068】図25は炭化珪素半導体素子を用いた25 6 kビットのDRAMの平面キャパシタ形のDRAMメ モリセルと、1Mビット以上の高集積DRAMでの立体 形のメモリセルの基本的な構造を示す。メモリセルは、 2つのn+ 領域 (ドレインおよびソース) とゲートとか 20 らなるnMOSトランジスタと、キャパシタとから構成 されている。平面形のキャパシタは、p形の炭化珪素基 板と多結晶シリコンの電極との間で平面的に構成され る。このキャパシタは、読出し信号を大きくとるため、 またソフトエラーに対する強度を向上させるため、ある 一定値以上に大きくする。ソフトエラーとは、パッケー ジに含まれている微量のウランやトリウムから放出され るα線がメモリセルなどに入射することによって一時的 に記憶情報が破壊される現象である。しかし、平面的な キャパシタで必要な容量値を得ようとすると所要面積が 大きくなり、メモリセル面積低減が困難となる。そこ で、立体的構造を利用することで小面積で大容量を実現 するのが立体構造のメモリセルである。トレンチ (溝 形) キャパシタは、炭化珪素基板に細くかつ深く溝を掘 り、溝の壁面上に絶縁体の薄膜を形成したのち溝内に多 結晶シリコンを埋込んだ構造をもつものであり、溝を深 くすればチップ表面の単位面積あたりの容量値を飛躍的 に向上できる。一方、スタックド(積層)キャパシタは 平面コンデンサをトランジスタの上方に積み上げた構造 なので単位面積あたりの容量値を向上できる。これらの 構造は平面形の構造に比べ複雑であるが、メモリセル面 積を低減できる。

【0069】図26は炭化珪素半導体素子を用いたマイ クロプロセッサの基本構成を示したもので、マイクロプ ログラムを格納するROMを中心に演算回路,入出力回 路などで構成されている。集積度にはランダムロジッ ク、PLA (Programmable Logic Array)ロジック, ROM/RAMなどのメモリに分けられ、規則正しい構 造のデバイスからなる。更に仮想記憶といった連想メモ リが取り込まれたり、用途によっては、不揮発性メモリ やアナログデバイスも取り込まれる。処理性能も、加工 寸法の微細化に伴う回路性能の向上、高集積化に伴う論

理方式の工夫から高性能化を図り、32ビットのマイク ロプロセッサは、3~8MIPS (MillionInstructions Per Second) あるいはそれ以上の性能を有する。

20

【0070】本実施例においても、従来のシリコン基板 に比べて約1/10以下の微細な素子ができるととも

に、高耐圧が得られるものである。

【0071】(実施例12)集積度が向上すると、二次 イン領域を設けて耐圧向上を図るLDD(Lightly Dop 10 元のデバイス構造ではLSI内部の配線やLSIの実装 による遅延時間が大きくなり、デバイスの性能を十分に 引き出せなくなる。このため、能動素子を2層以上に積 層する三次元デバイスが必要である。炭化珪素半導体素 子を用いた能動素子を3層まで積層した三次元MOSデ バイスの構造を、図27に示す。図のような2枚の基板 をはり合わせた構造を有する。

> 【0072】本実施例においても、前述と同様の製法に よって高集積の半導体素子を得ることができる。それに より高微細で高耐圧が得られるものである。

#### [0073]

【発明の効果】本発明によれば、炭化珪素半導体素子に おいて高耐圧のプレーナー型p-n接合が得られ、ま た、本発明法によるプレーナー型p-n接合の形成には テーパ付きマスクを用いたイオン注入法が有効であり、 このプレーナー接合を具備した炭化珪素半導体デバイス は高耐圧を有するものが得られる。

#### 【図面の簡単な説明】

【図1】炭化珪素半導体プレーナー型p-n接合作成プ ロセスフロー図。

【図 2】密着処理時間の変化によるイオン注入マスク端 部の形状の変化を示す図。

【図3】密着処理時間と基板間に対する角度との関係を 示す線図。

【図4】SiCおよびSiО₂ へのAlの射影飛程の加 速電圧依存性を示す図。.

【図5】SiO₂を通しSiCへAlをイオン注入した 際の深さ方向不純物濃度分布を示す図。

【図6】横方向散乱による接合端部の曲率形成の模式 図。

40 【図7】密着熱処理時間とプレーナー接合の耐圧との関 係を示す線図。

【図8】ショットキーダイオードの素子断面図。

【図9】静電誘導型トランジスタの素子断面図。

【図10】MOSトランジスタの素子断面図。

【図 1 1】バイポーラパワートランジスタの素子断面 図。

【図 1 2 】パワーMOSFETの断面図。

【図13】 IGBTの断面図。

【図 14】パワーモジュールの断面図。

【図 15】バイポーラ集積回路の断面図。

【図16】トランジスタの断面図及び平面図。

21

【図17】自己整合素子の断面図。

【図18】VTR信号系回路システム図。

【図19】ディジタル回路図。

【図20】MOS-IC断面図。

【図21】MOS-ICの回路図。

【図22】Bi-CMOSデバイスの断面図。

【図23】Bi-CMOSとCMOSの2入力NAN回 路図。

【図24】メモリセル回路図。

【図25】DRAMメモリセルの断面図。

加速電圧(keV)

【図26】マイクロプロセッサ構成図。


【図27】三次元MOSデバイス断面図。


【符号の説明】


11…一方の導電型を有する炭化珪素半導体、12…他 方の導電型を有する炭化珪素半導体、21…n型SiC 基板、22…n型SiCエピタキシャル膜、23…Si O2 膜、24 ···レジスト膜、25 ···イオン注入域(p 型)、26…Alオーミック電極、27…Niオーミッ ク電極、81…Auショットキー電極、91…高濃度n

22


10 型炭化珪素半導体、101…ゲート電極。























【図11】



【図14】





1

【図15】 【図25】 X 15 図 25 H.L.: 仲雅小 ックドキャバシタ 接合容量 ゲート (労格職SIC) C:コレクタ IO 口執行 黑 p形無子間分離領域 ダイオード EB接合 ۲. B:ベース ۲ **建**位 (多結晶SiC) エミックな数据技 E:エミッタ # •7 ۲ ロ熱板 ゲート (多結語SiC) 넊 ペース技骸抵抗 の基板 # **7772** n<sup>+</sup> 形態粒 ዙ ī. د Ā pub (被形) トリンジスタ n<sup>+</sup>埋込層 D n形館域 뷨 Þ ۸. n形Hガタ井ツャツ幅 ۲ p極板 ubu (熱形) トリンジスタ 4 口の形領域 # 旧 計 ₹

【図16】 【図17】 図 16 **四** 17 (a) SSTによるnpn 形トランジスタ (a) ショットキークランプド トランジスタ コレクタ p<sup>+</sup>ポリシリコン pnpトランジズタ nonトランシ (b) SICOSによる npn トランジスタ p基板 (b) I<sup>2</sup> L 【図20】 図 20 (e) PMOS. E/ES (c) 電力用パワートランジスタの平面パターン E:エミッタ B:ペース C:コレクタ V∞:電源増子 (d) BI-CMOS

□□ n形虫大はSiO2領域


ポリシリコン暦 I AI層

**//// o形領域** 


I MIS PAGE BLANK (USPTO)

【図18】

図 18



(a) CMOS X2-LUCMOS/SOS (d) Bi-CMOS




茨城県日立市大みか町七丁目 1 番 1 号 株

式会社日立製作所日立研究所内

【図26】

図 26



フロントペ	ージの続き						
(51) Int. CI.	6	識別記号	庁内整理番号	FΙ			技術表示箇所
H 0 1 L	27/06			H01L	27/08	1 0 1 V	
	21/8224		9276 - 4M		27/10	6 0 1	
	27/082				29/46	F	
	27/108				29/48	F	
	21/8242					Z	
	29/43				29/72	_	
	29/872				29/74	G	
	21/331				29/78	3 0 1 B	
	29/73				29/91	D	
•	29/74				20, 01	D	
	29/78						
	29/861						
(72)発明者	井上 洋典			(72)発明者	大野	俊之	
	茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内					・ 県日立市大みか町七丁目	31番1号 株
					式会社日立製作所日立研究所内		
				(72)発明者		貴之	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,

## I III PAUE BLANK (USPTO)